时序逻辑电路是以触发器为基本单元的逻辑电路，是数字电路的主要内容之一，常见的时序逻辑电路有寄存器和计数器等。
13-1基本触发器
在数字系统中，不但要对数字信号进行算术运算和逻辑运算，而且还需要将运算结果保存起来，这就需要具有记忆功能的逻辑单元。把能够存储一位二进制数字信号的基本逻辑单元电路叫触发器，触发器应具有两个稳定状态，用来表示逻辑１和逻辑０（或二进制的１和０），在触发信号作用下，两个稳定状态可以相互转换或称翻转，当触发信号消失后，电路能将新建立的状态保存下来，因此这种电路也称为双稳态电路。
１３-１-１触发器的种类和基本电路
1-触发器的种类
根据触发器电路结构的不同，可以把触发器分为基本R－S触发器、同步触发器、边沿触发器等。
根据触发器逻辑功能的不同，又可以把触发器分为R－S触发器、D触发器、J－K触发器、T和T触发器。触发器的逻辑功能可用状态转换性表和时序波形图来表示。
2-R－S触发器的基本电路
基本R－S触发器又称为R－S锁存器，在各种触发器中，它的结构最简单，但却是各种复杂结构触发器的基本组成部分。
基本R－S触发器的逻辑电路图及逻辑符号，如图１３-１所示。它是由两个与非门G１和G２交叉耦合组成的，所以基本R－S触发器是所有触发器中结构最简单的一种。
它有两个稳定状态，一个是门G１导通，门G２截止，输出端Q＝０，Q＝１，称为触发器的０状态；一个稳定状态是门G１截止，门G２导通，输出端为Q＝１，Q＝０，称为触发器的１状态。如果不考虑输入信号的作用，那么当门G１导通，门G２截止时，Q端的低电平反馈到了门G２的输入端，保证了门G２的截止，同时Q端的高电平又反馈到了门G１的输入端，保证了门G１的导通，因而触发器的０状态可以自动保持住。同理，当门G１截止，门G２导通时，触发器也能自动保持在１状态。
假如触发器原处于０状态，当在输入端SD上加一个负脉冲SD时，则门G１从导通变为截止，Q端从０变成了１。这个高电平加到门G２的输入端，门G２将从截止变为导通，于是Q从高电平变成低电平，同时，这个低电平又反馈到了门G１的输入端。至此，触发器已从０状态转换到了１状态。如果现在把输入到SD端的负脉冲去掉，触发器将自动保持１状态，而不会返回原状态。正因为这样，也经常把输入的负脉冲叫做触发脉冲。
同时可以看到，由于两个门交叉耦合形成了一个正反馈回路，所以，当门G２一旦开始导通以后，电路内部将产生正反馈过程，使电路的状态迅速翻转。因此，即使触发脉冲的下降沿十分平缓，而在输出端仍旧可以得到边沿很陡的波形。
同理，当触发器处于１状态时，若在RD端加上一个负脉冲，则触发器将从１状态翻转到０状态。
此外，如果在截止的门上输入负的触发脉冲（也就是当触发器处于０状态时在RD端加负脉冲，或当触发器处于１状态在SD端加负脉冲），触发器的状态将不会发生改变。
最后，讨论一下在SD端和RD端同时加入负脉冲的情况，在脉冲的作用下，两个门同时截止，使Q＝Q＝１，因而在触发脉冲消失以后，触发器的状态是不确定的，所以必须避免出现RD＝SD＝０的情况。
１３-１-２用以表示触发器逻辑功能的方法描述触发器逻辑功能，一般采用以下三种方法。
1-特性表和驱动表
为了表明触发器下一个输出状态与输入信号及现在的输出状态的关系，可以把它们的关系列成真值表，取名为特性表（或叫状态转换真值表）。其中Qn表示触发器现状态（简称现态），Qn＋１表示触发器的下一个状态（简称为次态），如表１３-１（a）。与此同时，还可以根据触发器从现态变为规定的状态时对输入信号SD、RD的要求，列出表１３-１（b），并把这个真值表称为驱动表（或激励表）。这种方法，也就是前面讲过的用真值表描述逻辑关系的方法，所不2-特性方程和驱动方程
如果把图１３-２（a）所表示的逻辑功能用逻辑表达式来表示，那么就得到了R－S触发器的同样，也可以用逻辑表达式表示图１３-２（b）从而得到R－S触发器的驱动方程。因为现在加在R、S端的就是输入信号R和S，所以也就没有必要再列方程式了。当触发器的输入端不是简单地接到输入信号上时，驱动方程仍然是很有用的。
3-状态转换图
图１３-３中给出的是R－S触发器的状态转换图，以图形的方式形象化地表示了触发器状态转换的规律。图中的两个圆圈分别代表触发器的两个状态，箭头表示状态转换的方向，箭头旁边所标注的字表示转换条件。
由图１３-３可知，这个状态转换图，既表示了次态输出与R、S及现态间的逻辑关系，又表明了触发器从一个状态转换到一个状态时，对输入信号R、S的要求，所以，状态转换图不仅包含了特性方程所表示的内容，同时又包含了驱动方程所表示的内容。
１３-１-３同步R－S触发器
前面介绍的基本R－S触发器触发信号直接控制着输出端的状态翻转，而实际应用时，常常要求触发器在某一指定时刻按输入信号所决定的状态翻转，这个时刻可由外加时钟脉冲（ClockPulse，CP）来决定。由时钟脉冲控制的触发器称为同步触发器（或称钟控触发器）。
1-电路组成
同步R－S触发器是同步触发器中最简单的一种，其逻辑图和逻辑符号如图１３-４所示，图中G１和G２组成基本R－S触发器，G３和G４组成输入控制门电路。CP是时钟脉冲的输入控制信号，Q和Q是互补输出端。
2-功能分析
（１）当CP＝０时，G３、G４门被封锁，Q３＝Q４＝１，此时R、S端的输入不起作用，所以触发器保持原状态不变。
（２）当CP＝１即同步时钟脉冲上升沿到来时，G３、G４门解除封锁状态，Q３＝S，Q４＝R，触发器将按基本R－S触发器的规律发生变化。此时，同步R－S触发器的状态转换特性表与表１３-２相同，这里不再赘述。
3-初始状态的预置
在实际应用中，有时必须在时钟脉冲CP到来之时，预先将触发器置成某一初始状态。为此，在同步R－S触发器电路中设置了专门的直接置位端Sd和直接复位端Rd（均低电平有效），通过在Sd或Rd端加低电平直接作用于基本R－S触发器，使其完成置１和置０功能，而不受CP脉冲限制，故也称Sd或Rd为异步置位端和异步复位端。初始状态预置完毕后，Sd和Rd应处于高电平，触发器才能进入正常工作状态。上述原理可用图１３-５的时序波形图来描述。
4-存在的问题
与基本R－S触发器相比，同步R－S触发器对翻转功能增加了时间控制，但它一般要求在CP＝１时触发器只能翻转一次，即CP＝１期间R、S的状态应不变，否则R、S状态的变化将会引起触发器状态相应变化，则触发器的状态不能严格按时钟节拍而变化，即发生空翻现象，从而失去同步的意义。因此，这种工作方式的触发器在应用中受到一定的限制，现常见的触发器多为边沿触发器。
１３-１-４边沿触发器
边沿触发器只在时钟脉冲CP上升沿或下降沿时刻接收输入信号，电路状态才发生翻转，从而提高了触发器工作的可靠性和抗干扰能力，它没有空翻现象。边沿触发器主要有维持阻塞D触发器、边沿J－K触发器等。其J－K触发器逻辑电路图与逻辑符号如图１３-６所示。
1-边沿J－K触发器
１）逻辑电路图及逻辑符号
２）驱动表和特性表驱动表与特性表见表１３-３（a）、（b）所列。
３）特性方程
特征方程为
J－K触发器的两个输入端的状态间，没有约束条件，所以J－K输入状态的任意组合都是允许的，而且在CP到来后，触发器的状态总是肯定的，边沿J－K触发器只在CP的下降沿即由高电平转为低电平时才发生翻转。
４）状态转换图
2-维持阻塞D触发器
１）逻辑电路图及逻辑符号
D触发器逻辑电路图与逻辑符号如图１３-８所示。
２）特性方程
特征方程为
维持阻塞D触发器的输出状态仅仅取决于时钟脉冲到达的瞬间（即CP端由０变为１时），输入端的D状态。由于D触发器的输出状态永远与CP作用前输入端D的状态相同，所以，当D端信号也受同一时钟信号操作而不停地变化时，输出状态的变化总是比输入状态的变化延迟一个时钟脉冲的间隔时间，因此也把D触发器叫做延迟触发器。
３）状态转换图
D触发器状态转换图如图１３-９所示。
１３-１-５触发器的逻辑转换
在数字电路中，常用的触发器除J－K触发器、D触发器之外，之外，还有T、T触发器。
所谓T触发器是一种受控计数型触发器，其特性方程可表示为当受控输入信号T＝１时，时钟脉冲到来触发器就翻转；当T＝０时，触发器处于保持状态。由前面介绍的J－K触发器不难看出，若把J－K触发器的J、K端相连作为受控输入端T，便可构成T触发器，如图１３-１０（a）所示。其时序波形如图１３-１０（b）所示。所谓T触发器则是只要时钟脉冲到来就翻转计数的触发器。在T触发器中，当T恒为１时就构成了T触发器，图１３-１１所示是T触发器的时序波形图。T和T触发器常用来构成计数器。
13-2寄存器
１３-２-１寄存器的功能和分类
在数字系统中，常常需要将一些数码或指令存放起来，以便随时调用，这种存放数码和指令的逻辑部件称为寄存器。因此寄存器必须具有记忆单元——触发器，因为触发器具有０和１两个稳定状态，所以一个触发器只能存放１位二进制数码，存放N位数码就应具备N个触发器。
一般寄存器都是借助时钟脉冲作用而把数据存放或送出触发器的，故寄存器还必须具有控制作用的门电路，以保证信号的接收和清除。
寄存器按所具备的功能不同可分为两大类：数码寄存器和移位寄存器，下面分别予以介绍。
１３-２-２数码寄存器
这种寄存器只具有接收数码和清除原有数码的功能，在数字电路系统中，常用于暂时存放某些数据。
1-工作原理
图１３-１２是一个由D触发器构成的４位数码寄存器，４个触发器的触发输入端D３～D０作为寄存器的数码输入端，时钟输入端接在一起作为送数脉冲（CP）控制端。这样，在CP的上升沿作用下，将４位数码寄存到４个触发器中。
在上述数码寄存器中要特别注意，由于触发器为边沿触发，故在计数脉冲CP的触发沿到来之前，输入的数码一定要预先准备好，以保证触发器的正常寄存。
2-集成数码寄存器
将构成寄存器的各个触发器及有关控制逻辑门集成在一个芯片上，就可以得到集成数码寄存器。集成数码寄存器种类较多，常见的有４D触发器（如７４HC１７５）、６D触发器（如７４HC１７４）、８D触发器（如７４HC３７４、７４HC３７７）等。由锁存器组成的寄存器，常见的有８D型锁存器（如７４HC３７３）。锁存器与触发器的区别是：其计数脉冲为一使能信号（电平信号），当使能信号到来时，输出跟随输入数码的变化而变化（相当于输入直接接到输出端）；当使能信号结束时，输出保持使能信号跳变的状态不变，因此这一类寄存器有时也称为“透明”寄存器。
下面以８D锁存器７４HC３７３为例说明寄存器的应用。
图１３-１３所示为７４HC３７３用于单片机数据总线中的多数数据选通电路。由器件手册可知７４HC３７３具有使能（LE）和输出控制（EN）功能，当输出控制端EN为高电平时，７４HC３７３输出呈高阻状态；当输出控制端EN为低电平且使能端LE为高电平时，输入数据便能传输到数据总线上；当输出控制端EN为低电平且使能端LE为低电平时，７４HC３７３锁存在这之前已建立的数据状态。
电路中，８位数据总线（D７～D０）上挂接了８个７４HG３７３，它们的LE端并接在一起，而EN１，EN２，EN８接到了３-８译码器上。给LE端一个正的窄脉冲，各组的数据被分别写入各自的寄存器中。但是，如果EN端为高电平，所有输出端均被强制为高阻态，数据不能送到８位数据总路上。
